이 글은 필자가 컴퓨터과학 석사 과정 재학 중 하드웨어 아키텍처 과목 보고서로 제출했던 연구를 요약·재구성한 것입니다. 당시의 주요 논점은 지금도 여전히 유효하며, 최근 관련 동향을 반영해 일부 내용을 보완했습니다.

1. 서론: 지능의 폭발과 컴퓨팅 인프라의 구조적 한계

GPT-3를 기점으로 AI는 '지능의 폭발'이라 불리는 국면에 들어섰습니다. 그런데 이 성장의 이면에서 컴퓨팅 인프라는 구조적 한계를 드러내고 있습니다. AI 수요에 따른 데이터 처리량과 에너지 소비는 빠르게 늘고 있지만, 하드웨어 발전 속도는 그 증가세를 따라잡지 못하고 있습니다.

수치가 이 불균형을 단적으로 보여줍니다. 2025년 전 세계 데이터 생산량은 181 제타바이트(ZB)에 이를 전망이며, 2020년 전 세계 데이터센터가 소비한 에너지는 1조 9,730억 kWh에 달했습니다. 미국 전체 연간 소비전력의 절반에 육박하는 규모입니다. 비용 측면도 명확합니다. 단일 V100 GPU로 GPT-3를 훈련하면 355년에 약 460만 달러(3년 약정 클라우드 가격 기준)가 소요됩니다. 하드웨어 연산 성능이 2년마다 3배 증가하는 동안 모델 크기는 같은 기간 410배 늘었습니다.

OpenAI는 이 추세가 이어지면 2027년 LLM 학습 비용이 미국 GDP에 육박할 것이라고 경고했습니다. 기존 아키텍처만으로는 이 격차를 메우기 어렵습니다. 인간의 뇌를 모사하는 '뉴로모픽 컴퓨팅(Neuromorphic Computing)'으로의 전환은 기술 선택의 문제가 아니라, 현실적으로 검토해야 할 경로가 됐습니다.

2. 폰 노이만 아키텍처의 황혼: '메모리 벽'과 전력 효율의 딜레마

수십 년간 컴퓨팅을 이끌어온 폰 노이만 아키텍처(Von Neumann Architecture)의 한계가 드러나고 있습니다. 데이터와 명령어를 분리 저장하고 처리 장치로 옮기는 구조가 AI 워크로드 앞에서 구조적 병목이 되고 있기 때문입니다.

'메모리 벽(Memory Wall)'이 그 대표 사례입니다. 지난 20년간 하드웨어 최대 연산 능력(FLOPS)이 60,000배 증가하는 동안 DRAM 대역폭과 인터커넥트 속도는 각각 100배, 30배 증가하는 데 그쳤습니다. 연산 속도와 데이터 이동 속도 사이의 격차는 20년간 계속 벌어진 셈입니다.

트랜지스터 축소에 의존하는 무어의 법칙(Moore's Law)이 사실상 한계에 이른 것도 문제입니다. CMOS 기반 디지털 회로로 비휘발성 시냅스 가중치를 효율적으로 구현하기가 어려워졌습니다.

연산과 저장을 한 소자에서 처리해 데이터 이동 자체를 줄이는 '인메모리 컴퓨팅(In-Memory Computing)'이 이 구조적 한계를 우회하는 현실적인 접근입니다.

3. 멤리스터(Memristor): 뇌의 시냅스를 모사하는 제4의 소자

이 구조적 한계를 우회하는 소자로 주목받는 것이 멤리스터(Memristor)입니다. 1971년 레온 추아(Leon Chua)가 수학적으로 예측하고 2008년 HP 연구소에서 실제로 구현한 이 소자는, 통과한 전하량에 따라 저항이 변하고 그 상태가 유지됩니다. 전하 이력에 따라 특성이 달라진다는 점에서 뇌의 시냅스 작동 방식과 물리적으로 유사합니다.

멤리스터의 기본 구조는 금속-절연체-금속이 층을 이룬 'MIM 샌드위치'입니다. 전기 자극 이력에 따라 저항이 바뀌는 저항 스위칭(RS, Resistance Switching) 효과는 메커니즘에 따라 세 가지로 나뉩니다.

  • ECM(Electrochemical Metallization): 고체 전해질 내 금속 양이온의 이동으로 전도성 필라멘트 형성
  • TCM(Thermochemical Mechanism): 온도 상승에 따른 산화물의 화학적 상태 변화
  • VCM(Valence Change Mechanism): 전기장에 의한 산소 음이온 이동 및 격자 원자가 변화

현재 PCM(상변화 물질), CBRAM(전도성 브리징 RAM), ReRAM(산화물), MRAM(자기 저항) 등이 경쟁하고 있습니다. 이들은 다단계 저항 상태로 정보를 저장하면서 연산도 동시에 처리합니다. 이 소자들을 대규모 '크로스바 어레이(Crossbar Array)'로 배열하면 뉴로모픽 아키텍처의 연산 핵심부가 구성됩니다.

4. 뉴로모픽 연산의 핵심 메커니즘: MVM과 STDP의 하드웨어적 구현

멤리스터 기반 뉴로모픽 컴퓨팅의 핵심은 복잡한 소프트웨어 알고리즘을 물리 법칙으로 직접 구현한다는 데 있습니다.

행렬-벡터 곱셈(MVM, Matrix-Vector Multiplication)이 가장 대표적입니다. 옴의 법칙(Ohm's Law)과 키르히호프의 법칙(Kirchhoff's Law)이 이 연산을 하드웨어에서 즉각 처리합니다. 크로스바 어레이 각 교차점의 전도도(G)는 행렬 가중치를, 입력 전압(V)은 벡터를 담당합니다. 흐르는 전류(I)는 옴의 법칙(I = G·V)에 따라 두 값의 곱이 되고, 열별로 합산하면 키르히호프 법칙에 따라 행렬 곱 결과가 나옵니다. 별도의 연산 장치 없이 물리 법칙이 연산을 수행하는 구조입니다.

멤리스터는 생물학적 학습 원리인 STDP(Spike-Timing-Dependent Plasticity)도 구현합니다. 스파이크 발생 시간차에 따라 시냅스 연결 강도를 강화(LTP, Long-Term Potentiation)하거나 약화(LTD, Long-Term Depression)시키는 과정을, 저항 가변 특성이 그대로 재현합니다. 외부 연산 장치의 개입 없이 하드웨어 자체가 학습하고 적응할 수 있습니다.

5. 하드웨어 구현 사례 연구: IBM 뉴로모픽 코어와 HP 뉴리스터

이론 수준의 논의는 이미 실제 구현 단계로 이어지고 있습니다.

IBM 투마(Tuma) 연구팀

IBM의 투마(Tuma) 연구팀은 PCM 기반 뉴런으로 신경 세포막의 전위 변화를 모사했습니다. 비정질 상변화 물질의 결정화 동역학을 활용해 스파이크 전류에 따라 저항이 점진적으로 감소하는 과정을 뉴런 활성화 상태로 치환한 구조입니다. 소자 수준의 무작위성을 역이용해 생물학적 뇌의 '확률적 신경 발화(Stochastic Neural Firing)'까지 재현해낸 것이 이 연구의 핵심 성과입니다.

HP 피켓(Pickett) 연구팀

HP의 피켓(Pickett) 연구팀은 나이오븀 이산화물(NbO2)을 활용한 Mott 멤리스터로 '뉴리스터(Neuristor)'를 설계했습니다. 호지킨-헉슬리(Hodgkin-Huxley) 모델을 기반으로 한 이 설계는 문턱 전위 이상의 자극에만 반응하는 '전부 또는 전무(All-or-Nothing)' 원리를 전자 회로로 구현한 것입니다. 두 멤리스터가 SET과 RESET을 반복하며 만들어내는 스파이크 패턴은 신호 증폭과 주기적 발화 등 뇌의 복잡한 동작을 회로 수준에서 재현했습니다.

6. 기술적 난제와 돌파 전략: 스니크 패스부터 3T1C 구조까지

상용화 단계에서는 아직 해결해야 할 기술 문제들이 남아 있습니다. 대규모 어레이에서 선택되지 않은 셀로 전류가 새는 '스니크 패스(Sneak Path)' 문제는 1T1R(1 Transistor 1 Resistor) 혹은 1S1R(1 Selector 1 Resistor) 구조와 V/2 바이어스 스킴으로 억제하고 있습니다.

전도도 드리프트와 노이즈 등 소자의 비이상성(Non-ideality)은 '하드웨어 인식 학습(Hardware-aware training)'과 '혼합 정밀도(Mixed-precision) 인메모리 컴퓨팅' 접근법으로 대응하고 있습니다.

3T1C(3 Transistors 1 Capacitor) 회로 구조는 가중치 업데이트의 선형성(Linearity)과 세분성(Granularity)을 크게 개선하며, 멤리스터의 물리적 한계를 아키텍처 수준에서 보완하는 방법으로 주목받고 있습니다. 이 구조 개선이 SNN(스파이크 신경망, Spiking Neural Network)의 정확도 격차를 좁히는 데 기여할 것입니다.

7. 결론: 멤리스터가 열어가는 인지 컴퓨팅의 미래

멤리스터 기술은 반도체 성능 개선의 연장선이 아닙니다. 인간 뇌에 가까운 저전력 처리 시스템을 실현할 현실적 경로입니다. 산업적 파급력도 큽니다. 클라우드 연결 없이 실시간 판단이 필요한 자율주행차, 에너지 제약이 심한 엣지 컴퓨팅(Edge Computing), IoT 분야에서 뉴로모픽 시스템은 기존 방식으로는 달성하기 어려운 처리 효율을 제공합니다.

앞으로 컴퓨팅 경쟁력은 하드웨어와 알고리즘이 서로의 특성을 반영하며 함께 발전하는 '공진화(Co-design)' 역량에서 갈릴 것입니다. 폰 노이만 구조가 한계에 다가설수록 멤리스터 기반 뉴로모픽 컴퓨팅의 중요성은 커집니다. AI가 데이터센터 밖에서도 저전력으로 구동하는 시대를 여는 핵심 기술이 될 것이기 때문입니다.

※ 이 칼럼은 컴퓨터과학 석사 과정에서 제출한 하드웨어 아키텍처 연구 보고서를 기반으로 재구성한 심층 기술 칼럼입니다.